Приложение А Список сокращений, символических имен и аббревиатур

1. Русская нотация

АЛУ - Арифметико-логическое устройство

АЦП - Аналого-цифровое преобразование/преобразователь

БИС - Микросхема высокой степени интеграции; большая интегральная схема

ИОН - Источник опорного напряжения

ИС - Интегральная микросхема

ИСР - Интегрированная среда разработки

КМОП - Комплементарная структура металл-оксид-полупроводник

МЭК - Международная электротехническая комиссия

ОЗУ - Оперативное запоминающее устройство

ОС - Операционная система

ПЗУ - Постоянное запоминающее устройство

ПК - Персональный компьютер

ППЗУ - Программируемое постоянное запоминающее устройство

РОН - Регистр общего назначения

РСН - Регистр специального назначения

СБИС - Микросхема сверхвысокой степени интеграции; сверхбольшая интегральная схема

СИД - Светоизлучающий диод; светодиод

СИС - Микросхема средней степени интеграции; средняя интегральная схема

СППЗУ - Стираемое программируемое постоянное запоминающее устройство

ТТЛ - Транзисторно-транзисторная логика

ЦАП - Цифро-аналоговое преобразование/преобразователь

ЦОС - Цифровая обработка сигналов

ЦПУ - Центральный процессор

ШИМ - Широтно-импульсная модуляция/модулятор

ЭСППЗУ - Электрически стираемое программируемое постоянное запоминающее устройство

2. Английская нотация

ADC (A/D) Analog-to-Digital Conversion

см. АЦП

ADCON0 A/D CONtrol0

Регистр управления 0 модуля АЦП

ADCON1 A/DCONtrol1

Регистр управления 1 модуля АЦП

ADCSn ADC Clock Select; ADCONO[7:6]

Выбор источника тактового сигнала модуля АЦП

ADDEN ADDress ENable; RCSTA[3]

Разрешение детектирования адреса

ADFM ADC module outcome ForMat; ADCON1 [7]

Формат результата модуля АЦП

ADIE ADC Interrupt Enable; PIE1 [6]

Бит разрешения прерывания по окончании преобразования модуля АЦП

ADIF ADC Interrupt Flag; PIR1[6]

Флаг прерывания от модуля АЦП

ADIP ADC Interrupt Priority; IPR1[6] (PIC18XXXX)

Бит приоритета прерывания от модуля АЦП

ADON ADC module ON; ADCON0[0]

Запуск преобразования АЦП

ADRES ADC RESult

Результат преобразования АЦП

ADRESH ADC RESult High byte

Результат преобразования 10-битного АЦП (старший байт)

ADRESL ADC RESult Low byte

Результат преобразования 10-битного АЦП (младший байт)

ALU Arithmetic Logic Unit

см. АЛУ

ANn ANalog input pin n

Аналоговый вход n

ANSI American National Standards Institution

Американский национальный институт стандартов

ASCII American Standard Code for Information Interchange

Американский стандартный код обмена информацией

AUSART Addressable USART

Адресуемый USART (см. также USART)

BSRn Bank Select Register; BSR[3:0] (PIC18XXXX)

Биты выбора банка

BCD Binary Coded Decimal

Двоично-десятичное число

BF Buffer Full; SSPSTAT[0]

Буфер модуля SSP полон

С Carry flag; STATUS[0]

Флаг переноса

C1OUT Comparator 1 OUTput; CMCON [6]

Выход компаратора 1

C2OUT Comparator 2 OUTput; CMCON [7]

Выход компаратора 2

C1INV Comparator 1 INVertor; CMCON [4]

Инвертирование выхода компаратора 1

C2INV Comparator 2 INVertor; CMCON[5]

Инвертирование выхода компаратора 2

ССР Capture/Compare/PWM module

Модуль «Захват/сравнение/ШИМ»

ССРn ССРn input/output

Вход/выход модуля ССРn

ССРRnН ССР Register n High byte

Регистр захвата модуля ССРn (старший байт)

ССРRnL ССР Register n Low byte

Регистр захвата модуля ССРn (младший байт)

CCPnCON ССРn CONtrol register

Регистр управления модуля ССРn

ССР 1IE ССР1 Interrupt Enable; PIE 1 [2]

Бит разрешения прерывания от модуля ССР1

CCP1IF ССР1 Interrupt Flag; PIR1 [2]

Флаг прерывания от модуля ССР1

ССРnMm ССРя Mode control; CCPnCON[3:0]

Биты управления режимом модуля ССРя

CCP2IE ССР2 Interrupt Enable; PIE2[0]

Бит разрешения прерывания от модуля ССР2

CCP2IF ССР2 Interrupt Flag; PIR2[0]

Флаг прерывания от модуля ССР2

CHSn A/D CHannel Select; ADCONO[5:3]

Биты выбора канала АЦП

CIS Comparator Input Switch; CMCON[3]

Управление входами компараторов

CISC Complex Instruction Set Computer

Процессор со сложным набором команд

СК USART synchronous ClocK I/O

Вывод тактового сигнала USART в синхронном режиме

СКЕ ClocK Edge; SSPSTAT[6]

Управление фронтами тактового сигнала модуля MSSP

СКР ClocK Polarity; SSPCON[4]

Выбор полярности тактового сигнала модуля SSP

CMIE CoMparator change Interrupt Enable mask; PIE2[6]

Выбор фронта тактового сигнала модуля SSP

CMIF CoMparator change Interrupt Flag; PIR2[6]

Флаг прерывания от компараторов

СМn Comparator Mode; CMCON[2:0]

Режим работы аналоговых компараторов

CMOS Complimentary Metal-Oxide Semiconductor

см. КМОП

CMCON CoMparator CONtrol

Регистр управления модулем аналоговых компараторов

CPU Central Computing Unit

см. ЦПУ

CREN Continuous Receive ENable; RCSTA[4]

Разрешение приема модуля USART

CS Chip Select

Вывод выбора кристалла

CTS Clear То Send

Готовность к приему (сигнал квитирования в стандарте RS-232)

CVRn Comparator Voltage Reference mode; CVRCON[3:0]

Биты режима работы ИОН аналогового компаратора

CVREN Comparator Voltage Reference ENable; CVRCON[7]

Разрешение работы ИОН аналогового компаратора

CVRCON Comparator Voltage Reference CONtrol

Регистр управления ИОН аналогового компаратора

CVROE Comparator Voltage Reference Output Enable; CVRCON[6]

Управление выходом ИОН аналогового компаратора

CVRR Comparator Voltage Reference Range; CVRCON[5]

Выбор диапазона ИОН аналогового компаратора

D/A¯ Data/; SSPSTAT[5]

Бит данные/ модуля SSP (режим I²С)

DAC (D/A) Digital-to-Analog Converter/Conversion module

см. ЦАП

DC Digit Carry; STATUS[1]

Флаг десятичного переноса/заема

DC1Bn Duty Cycle 1 Bits; CCPnCON[5:4]

Младшие биты значения скважности ШИМ

DCE Data Circuit terminating Equipment

Оконечное оборудование передачи данных

DSP Digital Signal Processing

см. ЦОС

DSR Data Set Ready

Готовность устройства передачи данных

DT USART synchronous DaTa

Вывод данных USART в синхронном режиме

DTE Data Terminal Equipment

Терминальное оборудование

DTR Data Terminal Ready

Готовность терминала

ea Effective Address

Исполнительный адрес

EEADR EEPROM ADdress

Регистр адреса EEPROM

EEADRH EEPROM ADdress High

Регистр адреса EEPROM (старший байт)

EECON1 EEPROM CONtrol 1

Регистр 1 управления EEPROM

EECON2 EEPROM CONtrol 2

Регистр 2 управления EEPROM

EEDATA EEPROM DATA

Регистр данных EEPROM

EEDATH EEPROM DATa High

Регистр данных EEPROM (старший байт)

EEIE EEPROM Interrupt Enable; INTCON[6] или PIE2[4]

Бит разрешения прерывания от модуля EEPROM

EEIF EEPROM Interrupt Flag; EECONl[4] или PIR2[4]

Флаг прерывания от модуля EEPROM

EEPGD EEPROM ProGram/Data; EECONl[7]

Бит выбора памяти программ/данных

EEPROM Electrical Erasable PROM

см. ЭСППЗУ

EPROM Erasable PROM

см. СППЗУ

FERR Framing ERRor; RCSTA[2]

Бит ошибки кадрирования модуля USART

FSR File Select Register

Индексный(ые) регистр(ы) косвенной адресации

GCEN General Call ENable; SSPCON2[7]

Бит разрешения общего вызова модуля MSSP (режим I²С)

GIE Global Interrupt Enable; INTCON [7]

Бит глобального разрешения прерываний

GIEH Global Interrupt Enable High-priority; INTCON [7] (PIC 18XXXX)

Бит глобального разрешения высокоприоритетных прерываний

GIEL Global Interrupt Enable Low-priority; INTCON[6] (PIC18XXXX)

Бит глобального разрешения низкокоприоритетных прерываний

GO/ ADC Start Convert GO)/End Of Conversion (); ADCON0[2]

Бит запуска преобразования АЦП/признак завершения преобразования

GPR General-Purpose Register

см. РОН

GPn General Purpose I/O pin

n-й вывод порта ввода/вывода общего назначения GPIO

HVP High-Voltage Programming

Высоковольтное программирование

IC см. ИС

ICSP™ In-Circuit Serial Programming

Внутрисхемное программирование

I²C IDE Inter-Integrated Circuit

Протокол межсоединения ИС, протокол I²C

IDE Integrated Development Environment

см. ИСР

IEC International Electrotechnical Commission

см. МЭК INDF INDirect File

Регистр косвенной адресации

INT External INTerrupt

Вход внешнего прерывания

INTn External INTerrupt n; (PIC 18XXXX)

Вход(ы) внешнего прерывания

INTCON INTerrupt CONtrol

Регистр управления прерываниями I

NTEDG External INTerrupt EDGe; OPTION_REG[0]

Бит выбора активного фронта внешнего прерывания

INTE INTerrupt Enable; INTCON[4]

INTF INTerrupt Flag; INTCON[l]

Флаг внешнего прерывания

I/O Input/Output

Ввод/вывод

IPRX Interrupt Priority RegisterX(PIC 18XXXX)

Регистр X приоритета прерываний

IRP Indirect addressing Register Page; STATUS[7]

Бит выбора банка при косвенной адресации

ISR Interrupt Service Routine

Процедура обработки прерывания

LATX LATch X; (PIC18XXXX)

Регистр защелки параллельного порта ввода/вывода

LED Light-Emitting Diode

см. СИД

LSB Least Significant Bit/Byte

Младший значащий бит или байт

LSI Large-Scale Integration

см. БИС

LSD Least-Significant Digit

Младший значащий разряд

LVP Low-Voltage Programming

Низковольтное программирование

 Master CLear Reset

Вход внешнего сброса микроконтроллера

MCU Microcontroller Unit

Микроконтроллер

MPU Microprocessor Unit

Микропроцессор

μs Microsecond

Микросекунда (10^-6 с)

ms Millisecond

Миллисекунда (10^-3 с)

MSB Most Significant Bit/Byte

Старший значащий бит или байт

MSD Most Significant Digit

Старший значащий разряд

MSI Medium-Scale Integration

см. СИС

MSSP Master Synchronous Serial Port

Ведущий синхронный последовательный порт

N Negative flag; STATUS[4] (PIC 18XXXX)

Флаг отрицательного значения

ns Nanosecond

Наносекунда (10^-9 с)

 Output Enable

Вывод разрешения выхода

OERR Overflow ERRor; RCSTAfl]

Бит ошибки переполнения буфера USART

OS Operating System

см. ОС

OPTION_REG OPTION REGister

Регистр опций

OTP One-Time Programmable

Однократно-программируемая память

OSCAL OScillator CALibrate

Регистр калибровки генератора

OV Overflow flag; STATUS[3] (PIC18XXXX)

Флаг переполнения

P StoP condition; SSPSTAT[4]

Бит обнаружения состояния СТОП

PC Program Counter

Счетчик команд

PC Personal Computer

см. ПК

PCFGn ADC Port ConFiGuration; ADCON1 [2:0]

Биты конфигурирования каналов АЦП

PCL Program Counter Low byte

Счетчик команд, младший байт

PCLATH Program Counter LATch High byte

Защелка счетчика команд, старший байт

PCLATU Program Counter LATch Upper byte (PIC 18XXXX)

Защелка счетчика команд, самый старший байт (PIC18ХХХХ)

 Power Down; STATUS[3]

Бит режима пониженного энергопотребления

PEIE PEripheral Interrupt Enable; INTCON[6]

Бит разрешения прерываний от периферийных устройств

PIC Peripheral Interface Controller

Контроллер периферийного интерфейса

PIPO Parallel-In Parallel-Out

Регистр с параллельным входом и параллельным выходом

PIEX Peripheral Interrupt Enable register X

Регистр X разрешения прерываний от периферийных устройств

PIRX Peripheral Interrupt Register X

Регистр X флагов прерываний от периферийных устройств

PISO Parallel-In Serial-Out

Сдвиговый регистр с параллельным входом и последовательным выходом

PORTX PortX

Регистр параллельного порта ввода/вывода X

PR2 Period Register for Timer 2

Регистр периода Таймера 2

PRNG Pseudo Random Number Generator

Генератор псевдослучайных чисел

PRODH PRODuct High byte (PIC18XXXX)

Регистр произведения (старший байт)

PRODL PRODuct Low byte (PIC 18XXXX)

Регистр произведения (младший байт)

PROM Programmable ROM

см. ППЗУ

PSn Post/Prescale rate Select; OPTION_REG[2:()]

Биты выбора коэффициента деления пост/предделителя

PSA Post/Prescale Scaler Assign; OPTION_REG[3]

Бит выбора подключения пост/предделителя

PWM Pulse Width Modulation

см. ШИМ

RXn Register X pin n

Вывод n порта ввода/вывода X

RAM Random Access Memory

см. ОЗУ

RBIE Register portB Interrupt Enable; INTCON[3]

Бит разрешения прерывания от порта В

RBIF Register portB Interrupt Flag; INTCON[0]

Флаг прерывания от порта В

 Register portB Pull-Up; OPTION_REG[7]

Бит включения подтяжки на входах порта В

RCIE ReCeive Interrupt Enable; PIE1 [5]

Бит разрешения прерывания от приемника USART

RCIF ReCeive Interrupt Flag; PIR1[5]

Флаг прерывания от приемника USART

RCREG ReCeive REGister

Буфер приемника US ART

RCSTA ReCeive STAtus

Регистр состояния приемника USART

RD ReaD; EECONl[0]

Бит запуска операции чтения FLASH/EEPROM

R/W¯ Read/Write; SSPSTAT[2]

Бит типа пакета (чтение/запись) в модуле SSP

RISC Reduced Instruction Set Computer

Компьютер с сокращенным набором команд; см. также CISC

ROM Read-Only Memory

см. ПЗУ

RPn Register Page; STATUS[6:5]

Биты выбора страницы памяти данных

rtl Register Transfer Language

Язык регистровых передач

RTS Ready То Send

Готовность к передаче (сигнал квитирования в стандарте RS-232)

RX Receive

Вход приемника USART

RX9 ReCeive 9-bit; RCSTA[6]

Бит разрешения 9-битного приема USART

RTCC Real Time Counter/Clock

Часы/счетчик реального времени

S Start condition; SSPSTAT[3]

Бит обнаружения состояния СТАРТ

SAR Successive Approximation Register

Регистр последовательного приближения

SCI Serial Communication Interface

Последовательный коммуникационный интерфейс (USART)

SCK Serial ClocK

Линия тактового сигнала (протокол SPI)

SCL Serial CLock

Линия тактового сигнала (протокол I²С)

SDA Serial DAta

Линия данных (протокол I²С)

SDI Serial Data Input

Вход данных (протокол SPI)

SDO Serial Data Output

Выход данных (протокол SPI)

SEN Stretch ENable; SSPCON2[0]

Разрешение растягивания тактового сигнала I²С

SIPO Serial-In Parallel-Out

Сдвиговый регистр с последовательным входом и параллельным выходом

SISO Serial-In Serial-Out

Сдвиговый регистр с последовательным входом и последовательным выходом

SMP SaMPle; SSPSTAT[7]

Фаза выборки бита

SP Stack Pointer

Указатель стека

SPBRG Serial Port Baud-Rate Generator

Регистр управления контроллером скорости передачи USART

SPEN Serial Port ENable; RCSTA[7]

Бит разрешения работы последовательного порта (USART)

SPI Serial Peripheral Interface

Протокол последовательного интерфейса; протокол SPI

SPR Special-Purpose Register

см. РСН

SSP Synchronous Serial Port

Синхронный последовательный порт

SSPADD SSP ADDress

Регистр адреса модуля SSP

SSPBUF SSP BUFfer

Буферный регистр модуля SSP

SSPCON SSP CONtrol

Регистр управления модуля SSP

SSPCON2 MSSP CONtrol 2

Регистр управления 2 модуля SSP

SSPEN SSP ENable; SSPCON[5]

Бит включения модуля SSP

SSPIE SSP Interrupt Enable; PIE1 [3]

Бит разрешения прерывания от модуля SSP

SSPIF SSP Interrupt Flag; PIR1 [3]

Флаг прерывания от модуля SSP

SSPMn SSP Mode; SSPCON[3:0]

Биты выбора режима работы модуля SSP

SSPOV SSP Overflow; SSPCON[6]

Бит переполнения приемника модуля SSP

SSPSR SSP Shift Register

Сдвиговый регистр модуля SSP

SSPSTAT SSP STATus

Регистр состояния модуля SSP

STATUS Status Register

Регистр состояния микроконтроллера

STKPTR STacK PoinTeR (PIC18XXXX)

Указатель стека

SYNC SYNChronous; TXSTA[4]

Включение синхронного режима USART

T0CKI Timer 0 ClocK Input

Вход внешнего тактового сигнал^ Таймера 0

T0CS Timer 0 Clock Select; OPTION_REC[5]

Бит выбора источника тактового сигнала Таймера 0

T0IE Timer 0 Interrupt Enable; INTCON[5]

Бит разрешения прерывания от Таймера 0

T0IF Timer 0 Interrupt Flag; INTCON[2]

Флаг прерывания от Таймера 0

T0SE Timer0 Set Edge; OPTION_REC[4]

Бит выбора активного фронта Таймера 0

T1CKI Timer 1 ClocK Input

Вход внешнего тактового сигнала Таймера 1

T2CKSn Timer 2 ClocK Source; T2CON[1:0]

Биты выбора коэффициента деления предделителя Таймера 2

T0CON Timer 0 CONtrol register (PIC 18XXXX)

Регистр управления Таймера 0

T1CON Timer 1 CONtrol register

Регистр управления Таймера 1

T2CON Timer 2 CONtrol register

Регистр управления Таймера 2

 Timer 1 Gate

Бит стробирования Таймера 1

T1GPOL Timer 1 Gate input POLarity; TICON[7]

Полярность сигнала стробирования Таймера 1

 Timer 1 SYNChronize; ТICON[2]

Бит синхронизации внешнего тактового сигнала Таймера 1

T10SCEN Timer 1 OSCillator ENable; T1C0N[3]

Бит включения тактового генератора Таймера 1

TABLAT TABleLATch (PIC18XXXX)

Регистр защелки табличного доступа к памяти программ

TMR0 TiMeR 0

Счетный регистр Таймера 0

TMR1CS TiMeR 1 Clock Select; T1C0N[1]

Выбор источника тактового сигнала Таймера 1

TMR1H TiMeR 1 High

Счетный регистр Таймера 1 (старший байт)

TMR1IE Timer 1 Interrupt Enable; PIE1 [0]

Бит разрешения прерывания от Таймера 1

TMR1IF Timer 1 Interrupt Flag; PIR1[0]

Флаг прерывания от Таймера 1

TMR2IE Timer 2 Interrupt Enable; PIE1 [1]

Бит разрешения прерывания от Таймера 2

TMR2IF Timer 2 Interrupt Flag; PIR1 [1]

Флаг прерывания от Таймера 2

TMR1L TiMeR 1 Low

Счетный регистр Таймера 1 (младший байт)

TMR10N TiMeR 1 ON; ТЮЖ[0]

Бит включения Таймера 1

TMR20N TiMeR2 ON; T2CON[2]

Бит включения Таймера 2

TMR3H TiMeR 3 High (PIC18XXXX)

Счетный регистр Таймера 3 (старший байт)

TMR3L TiMeR 3 Low (PIC 18ХХХХ)

Счетный регистр Таймера 3 (младший байт)

 Watchdog Time Out; STATUS [4]

Флаг тайм-аута сторожевого таймера

TOUTPSn Timer 2 OUTput Post Scaler; T2CON[3:0]

Биты выбора коэффициента деления постделителя Таймера 2

TRISX TRIState X

Регистр направления передачи данных порта X

TTL Transistor Transistor Logic

см. ТТЛ

TTY TeleTYpewriter

Телетайп

TX Transmit

Выход передатчика US ART

TX9 Transmit 9-bit; TXSTA[6]

Бит разрешения 9-битной передачи USART

TX9D Transmit 9-th bit Data; TXSTA[0]

Значение 9-го бита передаваемого слова данных USART

TXEN Transmit ENable; TXSTA[5]

Разрешение передатчика USART

TXIE Transmit Interrupt Enable; PIE1 [4]

Бит разрешения прерывания от передатчика USART

TXIF Transmit Interrupt Flag; PIR1 [4]

Флаг прерывания от передатчика USART

TXREG Transmit data REGister

Буфер передатчика USART

TXSTA Transmit STAtus

Регистр состояния передатчика USART

UA Update slave 10-bit Address; SSPSTAT[1]

Флаг обновления адреса ведомого устройства (режим 10-битного протокола I²С модуля MSSP)

UART Universal Asynchronous Receiver Transmitter

Универсальный асинхронный приемопередатчик

USART Universal Synchronous-Asynchronous Receiver

Transmitter Универсальный синхронно-асинхронный приемопередатчик

VLSI Very Large-Scale Integration

см. СБИС

VRn Voltage Reference mode; VRCON[3:0]

Биты выбора режима работы ИОН

VREN Voltage Reference ENable; VRCON[7]

Включение ИОН

VRCON Voltage Reference CONtrol

Регистр управления ИОН

VROE Voltage Reference Output Enable; VRCON[6]

Управление выходом ИОН

VRR Voltage Reference Range; VRCON [5]

Выбор диапазона ИОН

W Working register

Рабочий регистр

WCOL Write COLlision; SSPCON[7]

Бит конфликта записи модуля SSP

WR WRite; EECONl[l]

Бит запуска операции записи FLASH/ЕЕPROM

WREC Working REGister (PIC18XXXX)

Рабочий регистр в памяти данных

WREN WRite ENable; EECONl[2]

Разрешение операции записи FLASH/EEPROM

WRERR WRite ERRor; EECONl[3]

Флаг ошибки записи EEPROM

Z Zero flag; STATUS[2]

Флаг нуля