Глава 35. Комбинационные логические схемы

ЦЕЛИ

После изучения этой главы студент должен быть в состоянии:

• Описать функции шифраторов, дешифраторов, мультиплексоров, сумматоров, вычитающих устройств и компараторов.

• Различать схематические обозначения шифраторов, дешифраторов, мультиплексоров, сумматоров, вычитающих устройств и компараторов.

• Перечислить применения комбинационных логических схем.

• Начертить таблицы истинности для различных комбинационных логических схем.

Комбинационные логические схемы — это схемы, состоящие из комбинаций элементов И, ИЛИ, инверторов и образующие более сложные схемы. Выход комбинационных логических схем является функцией состояний их входов, типов использованных элементов и их соединений между собой. Наиболее часто встречающимися комбинационными логическими схемами являются шифраторы, дешифраторы, мультиплексоры и арифметические схемы.

35-1. ШИФРАТОРЫ

Шифратор — это комбинационная логическая схема, имеющая один или более входов и создающая многоразрядный двоичный выход. Шифрование — это процесс преобразования любого символа клавиатуры или числа, поданного на вход в кодированный выход в двоичном или двоично-десятичном коде.

На рис. 35-1 изображен десятично-двоичный шифратор, называемый шифратором на «4». Его функция состоит в преобразовании отдельной цифры (от 0 до 9), поданной на вход, в четырех разрядный двоичный код на выходе. Это означает, что если на клавиатуре нажата цифра 4, то на вход 4 будет подан высокий уровень, или 1, а на выходе появится 4-разрядный код 0100.

Рис. 35-1. Десятично-двоичный шифратор.

На рис. 35-2 изображен десятично-двоичный приоритетный шифратор. Функция приоритета означает, что если две клавиши нажаты одновременно, то шифратор выдаст двоично-десятичный код, соответствующий большей десятичной цифре. Например, если на шифратор подать одновременно цифры 2 и 5, то он выдаст двоично-десятичный код 0101, соответствующий цифре 5. Шифраторы этого типа встроены в одну интегральную микросхему и состоят примерно из 30 логических элементов.

Рис. 35-2. Десятично-двоичный шифратор с приоритетом.

На рис. 35-3 изображено логическое обозначение шифратора с приоритетом. Шифраторы этого типа используются для преобразования десятичных чисел с клавиатуры в двоично-десятичный код 8421. Десятично-двоичный шифратор и десятично-двоичный приоритетный шифратор всегда можно найти там, где есть ввод с клавиатуры. Это калькуляторы, клавиатуры компьютеров, электронные пишущие машинки и телетайпы.

Рис. 35-3. Логическое обозначение десятично-двоичного шифратора с приоритетом.

35-1. Вопросы

1. Что такое шифрование?

2. Что делает шифратор?

3. В чем разница между обычным шифратором и приоритетным шифратором?

4. Нарисуйте логическое обозначение десятично-двоичного приоритетного шифратора.

5. Где применяются десятично-двоичные шифраторы?

35-2. ДЕШИФРАТОРЫ

Дешифратор — это одна из наиболее используемых комбинационных логических схем. Он преобразует сложный двоичный код в распознаваемую цифру или символ.

Например, он может дешифровать число в двоично-десятичном коде в одну из десяти возможных десятичных цифр. Выход такого дешифратора используется для работы цифрового отсчета или дисплея. Дешифратор этого типа называется дешифратор 1 на 10 или дешифратор 4 линии-на 10-линий.

На рис. 35-4 изображены десять элементов НЕ-И, требующихся для дешифрации 4-разрядного числа в двоично-десятичном коде в десятичную цифру. Когда на всех входах элемента НЕ-И высокий уровень, на его выходе 0. На всех других выходах элементов НЕ-И дешифратора — высокие уровни. Для того, чтобы каждый раз не рисовать все логические элементы цепи, используется обозначение, показанное на рис. 35-5.

Рис. 35-4. Двоично-десятичный дешифратор.

Рис. 35-5. Логическое обозначение двоично-десятичного дешифратора.

Два других типа дешифраторов — это дешифратор с восемью выходами и дешифратор с шестнадцатью выходами (рис. 35-6).

Рис. 35-6. Логические обозначения дешифраторов 1 на 8 (А) и 1 на 16 (Б).

Дешифратор с восемью выходами преобразует входное трехразрядное слово в напряжение на одном из восьми выходов. Дешифратор с шестнадцатью выходами преобразует входное четырехразрядное слово в напряжение на одном из шестнадцати выходов. Его также называют дешифратор 4 линии-на-10-линий.

Специальным типом дешифратора является дешифратор стандартного двоично-десятичного кода в коды семисегментного индикатора. Он преобразует двоично-десятичный код в специальный 7-разрядный код, обеспечивающий работу семисегментного индикатора, отображающего десятичные цифры (рис. 35-7).

Рис. 35-7. Конфигурация семисегментного индикатора.

Индикатор состоит из семи светодиодных сегментов, которые загораются в различных комбинациях, отображая каждую из десяти десятичных цифр, от 0 до 9 (рис. 35-8).

Рис. 35-8. Использование семисегментного индикатора для отображения десятичных цифр.

Кроме семисегментных светодиодных индикаторов существуют индикаторы накаливания, люминесцентные и жидкокристаллические индикаторы.

Работа каждого из этих индикаторов основана на одном принципе. Сегмент активируется либо высоким, либо низким уровнем напряжения. На рис. 35-9 изображены два типа светодиодных индикаторов: с общим анодом и с общим катодом. В каждом случае светодиодный сегмент должен быть смещен в прямом направлении для того, чтобы он излучал свет. В случае с общим катодом, при высоком уровне (1) сегмент светится, а при низком (0) — нет.

Рис. 35-9. Два различных типа светодиодных индикаторов.

На рис. 35–10 изображена декодирующая логическая цепь, преобразующая двоично-десятичный код в код семисегментного индикатора. Обращаясь к рис. 35-7, заметим, что сегмент а светится для цифр 0, 2, 3, 5, 7, 8 и 9; сегмент b светится для цифр 0, 1,2, 3, 4, 7, 8 и 9 и т. д. Для определения логической схемы, необходимой для зажигания каждого сегмента дисплея, могут быть записаны выражения Булевых функций. Логическое обозначение дешифратора двоично-десятичного кода в код семисегментного индикатора изображено на рис. 35–11, — это цепь, содержащая в интегральной микросхеме.

Рис. 35–10. Дешифратор двоичного кода в код семисегментного индикатора.

Рис. 35–11. Логическое обозначение дешифратора двоично-десятичного кода в код семисегментного индикатора.

35-2. Вопросы

1. Что такое дешифратор?

2. Для чего используются дешифраторы?

3. Нарисуйте логическое обозначение дешифратора 1 на 10.

4. Для чего предназначен дешифратор двоично-десятичного кода в код семисегментного индикатора?

5. Какие коды могут использоваться в дешифраторах?

35-3. МУЛЬТИПЛЕКСОРЫ

Мультиплексор — это цепь, используемая для выбора и передачи на выход одного из нескольких входных сигналов. Например, неэлектронным мультиплексором является однополюсный многопозиционный переключатель (рис. 35–12).

Рис. 35–12. Однополюсный, многопозиционный переключатель, используемый в качестве мультиплексора в неэлектронных цепях.

Многопозиционные переключатели широко используются в электронных цепях. Однако в цепях, работающих с высокими скоростями, требуются мультиплексоры для автоматического выбора и высокоскоростного переключения.

Механическое переключение не может удовлетворительно выполнить эту задачу. Следовательно, мультиплексоры, используемые для выполнения высокоскоростного переключения, должны состоять из электронных компонентов.

Мультиплексоры имеют дело с данными двух типов: аналоговыми и цифровыми. Мультиплексоры для аналоговых сигналов состоят из реле и транзисторных ключей.

Мультиплексоры для цифровых сигналов состоят из стандартных логических элементов.

Цифровые мультиплексоры позволяют направлять цифровые данные от отдельных источников в общую линию для передачи по назначению. Типичный мультиплексор имеет несколько входов и один выход. Входы мультиплексора активируются входом выбора данных, определяющих вход, по которому данные будут приниматься. На рис. 35–13 изображена логическая схема восьмивходового мультиплексора. Заметим, что мультиплексор имеет три линии управления входами, обозначенные А, В и С. Путем подачи соответствующего двоичного кода на линии управления, может быть выбран любой из восьми входов.

Рис. 35–13. Логическая схема восьмивходового мультиплексора.

Обозначение цифрового мультиплексора показано на рис. 35–14.

Рис. 35–14. Логическое обозначение восьмивходового мультиплексора.

На рис. 35–15 изображено обозначение 16-входового мультиплексора. Заметим, что мультиплексор имеет четыре линии управления для активации шестнадцати входов данных.

Рис. 35–15. Логическое обозначение шестнадцативходового мультиплексора.

Кроме селекции потоков данных, мультиплексоры широко используются для преобразования данных из параллельного кода в последовательный. Двоичное слово, представленное параллельным кодом, подается на вход мультиплексора. Подавая на управляющие входы последовательность разрешающих кодов, можно получить на выходе последовательное представление параллельного двоичного слова, поданного на вход.

На рис. 35–16 изображена схема преобразования данных из параллельного кода в последовательный с помощью мультиплексора. Трехразрядное двоичное слово со счетчика используется для выбора нужного входа. Параллельное восьмиразрядное слово подается на вход мультиплексора.

При увеличении двоичного числа на выходе счетчика последовательно выбираются входы мультиплексора. На выходе мультиплексора появляется последовательное двоичное слово, равное параллельному, поданному на вход.

Рис. 35–16. Использование мультиплексора для преобразования данных, представленных параллельным кодом, в последовательный.

35-3. Вопросы

1. Что такое мультиплексор?

2. Как используются мультиплексоры?

3. Нарисуйте логическую схему мультиплексора?

4. С данными каких типов имеют дело мультиплексоры?

5. Как использовать мультиплексор для преобразования данных из параллельного кода в последовательный?

35-4. АРИФМЕТИЧЕСКИЕ СХЕМЫ

Сумматор

Сумматор — это главный вычислительный элемент цифрового компьютера. Компьютер выполняет всего несколько подпрограмм, в которых не используется сумматор. Сумматоры рассчитаны на работу либо в параллельных, либо в последовательных цепях. Поскольку параллельный сумматор работает быстрее и используется чаще, он будет рассмотрен более детально.

Для того чтобы понять, как работает сумматор, необходимо вспомнить правила сложения:

На рис. 35–17 изображена таблица истинности, основанная на этих правилах. Заметим, что греческая буква сигма (Σ) используется для обозначения суммы столбца. Столбец переноса обозначен С₀. Эти обозначения используются в промышленности при описании сумматора.

Рис. 35–17. Таблица истинности, составленная с помощью правил сложения.

Столбец суммы в таблице истинности совпадает со столбцом выхода в таблице истинности для элемента исключающее ИЛИ (рис. 35–18). Столбец переноса совпадает со столбцом выхода в таблице истинности для элемента И (рис. 35–19).

Рис. 35–18. Таблица истинности для элемента исключающее ИЛИ.

Рис. 35–19. Таблица истинности для элемента И.

На рис. 35–20 изображены элементы И и исключающее ИЛИ, соединенные параллельно для того, чтобы обеспечить логическую функцию, необходимую для одноразрядного сложения. Выход переноса (С₀) обеспечивается элементом И, а выход суммы (Σ) обеспечивается элементом исключающее ИЛИ. Входы А и В соединены со входами элемента И и элемента исключающее ИЛИ. Таблица истинности для этой цепи такая же, как и таблица истинности, полученная с использованием правил двоичного сложения (рис. 35–17).

Рис. 35–20. Схема полусумматора.

Поскольку эта цепь не учитывает какие-либо переносы, она называется полусумматором. Он может быть использован в качестве сумматора младшего разряда при сложении двоичных чисел.

Сумматор, учитывающий перенос, называется полным сумматором. Полный сумматор имеет три входа и выходы для суммы и переноса. На рис. 35–21 приведена таблица истинности для полного сумматора. Вход C₁ — это вход переноса. Выход С₀ — это выход переноса.

Рис. 35–21. Таблица истинности для полного сумматора.

На рис. 35–22 изображен полный сумматор, составленный из двух полусумматоров. Выходы обоих полусумматоров поданы на входы элемента ИЛИ для получения выхода переноса. На выходе переноса будет 1, если на обоих входах либо первого, либо второго элемента исключающее ИЛИ также будут высокие уровни. На рис. 35–23 показаны обозначения полусумматора и полного сумматора.

Рис. 35–22. Логическая схема полного сумматора, использующая два полусумматора.

Рис. 35–23. Логические обозначения полусумматора (А) и полного сумматора (Б).

Отдельный полный сумматор способен сложить два одноразрядных числа и вход переноса. Для сложения двоичных чисел, имеющих более одного разряда, необходимо использовать дополнительные сумматоры. Вспомним, что когда одно двоичное число складывается с другим, каждый складываемый столбец дает сумму и перенос 0 или 1 в столбец следующего разряда. Для сложения двух двоичных чисел требуется полный сумматор для каждого столбца. Например, для сложения двухразрядного числа с другим двухразрядным числом необходимы два сумматора.

Трехразрядные числа требуют трех сумматоров, четырехразрядные — четырех и т. д. Перенос, создаваемый каждым сумматором, подается на вход сумматора следующего высшего разряда. Поскольку для младшего разряда перенос не требуется, для него используется полусумматор.

На рис. 35–24 изображен 4-разрядный параллельный сумматор.

Рис. 35–24. Четырехразрядный параллельный сумматор.

Входные биты младшего разряда обозначены А₀ и В₀. Биты следующего разряда обозначены А₁ и В₁ и т. д. Биты выходной суммы обозначены Σ₀, Σ₁, Σ₂ и т. д. Заметим, что выход переноса каждого сумматора соединен со входом переноса сумматора следующего разряда. Выход переноса последнего сумматора является старшим разрядом результата.

Вычитающее устройство

Вычитающее устройство позволяет вычитать два двоичных числа. Для того чтобы, понять, как работает вычитающее устройство, необходимо вспомнить правила вычитания.

На рис. 35–25 приведена таблица истинности, основан нал на этих правилах. Буква D обозначает столбец разности. Столбец заема обозначен буквой В₀.

Рис. 35–25. Таблица истинности, составленная с помощью правил вычитания.

Заметим, что на выходе разности (D) высокий уровень появляется только тогда, когда входные переменные не равны. Следовательно, разность может быть выражена как исключающее ИЛИ входных переменных. Заем выхода появляется только тогда, когда на А подан 0, а на В подана 1. Следовательно, выход заема является дополнительным к элементу А ИЛИ В.

На рис. 35–26 изображена логическая схема полувычитателя. Она имеет два входа и выдает разность и выход заема. Разность создается элементом исключающее ИЛИ, а выход заема создается элементом И со входами А^- и В. Вход А получен путем включения инвертора перед входом А^- элемента И.

Рис. 35–26. Логическая схема полувычитателя.

Однако полувычитатель не имеет входа заема. Вход заема имеет полный вычитатель. Он имеет три входа и создает разность и выход заема. Логическая схема и таблица истинности полного вычитателя изображены на рис. 35–27. На рис. 35–28 изображены обозначения полувычитателя и полного вычитателя.

Рис. 35–27. Логическая схема (А) и таблица истинности (Б) для полного вычитателя.

Рис. 35–28. Логические обозначения полу вычитателя (А) и полного вычитателя (Б).

Полный вычитатель может работать только с двумя одноразрядными числами. Для того чтобы вычитать двоичные числа, имеющие большее число разрядов, должны использоваться дополнительные полные вычитатели. Вспомним, что если из 0 вычитать 1, то надо сделать заем из столбца высшего соседнего разряда. Выход заема вычитателя низшего разряда становится входом заема вычитателя высшего соседнего разряда.

На рис. 35–29 изображена блок-схема 4-разрядного вычитателя. В младшем разряде используется полувычитатель, поскольку там не нужен вход заема.

Рис. 35–29. Четырех разрядный вычитатель.

Компаратор

Компаратор используется для сравнения величин двух двоичных чисел. Схема определяет, равны два числа или нет. Компаратор не только сравнивает два двоичных числа, но также определяет какое из них больше, а какое меньше.

На рис. 35–30 приведена таблица истинности для компаратора.

Рис. 35–30. Таблица истинности для компаратора.

Когда оба сравниваемых бита одинаковы на выходе компаратора появляется высокий уровень. Столбец выхода представляет собой выход элемента исключающее ИЛИ с инверсией, также известное, как исключающее ИЛИ-HE. Элемент исключающее ИЛИ-HE по существу является компаратором, так как на его выходе появляется 1 только тогда, когда на оба входа поданы 1. Для сравнения чисел, имеющих 2 разряда и более необходимы дополнительные элементы исключающее ИЛИ-HE. На рис. 35–31 изображена логическая схема компаратора для сравнения двух 2-разрядных чисел.

Рис. 35–31. Сравнение двух 2-разрядных чисел.

Если числа равны, на выходе элемента исключающее ИЛИ-HE появляется 1. Эта 1 подается на элемент И, как указательный уровень. Если оба элемента исключающее ИЛИ-HE выдают 1 на входы элемента И, то, следовательно, числа равны, и на выходе элемента И также появляется 1. Если же на входах элемента исключающее ИЛИ-HE различные уровни, то элемент исключающее ИЛИ-HE выдает на выходе 0, и на входе элемента И также будет 0. На рис. 35–32 изображена логическая схема компаратора для сравнения двух 4-разрядных чисел. На рис. 35–33 показано обозначение 4-разрядного компаратора.

Рис. 35–32. Сравнение двух 4-разрядных чисел.

Рис. 35–33. Обозначение 4-разрядного компаратора.

35-4. Вопросы

1. Каковы правила сложения двоичных чисел?

2. В чем разница между полусумматором и полным сумматором?

3. Где используется полусумматор?

4. Каковы правила вычитания двоичных чисел?

5. Нарисуйте блок-схему 4-разрядного вычитателя.

6. В чем состоит функция компаратора?

7. Нарисуйте логическую схему компаратора.

РЕЗЮМЕ

• Шифратор имеет один или более входов и создает на выходе многоразрядный двоичный код.

• Десятично-двоичный шифратор преобразует отдельную цифру (от 0 до 9) в четырехразрядный двоичный код, представляющий эту цифру.

• Шифратор с приоритетом выдает код клавиши, соответствующей большей цифре, при одновременном нажатии двух клавиш.

• Десятично-двоичные шифраторы используются для кодировки сигналов от клавиатуры.

• Дешифратор преобразует сложный двоичный код в легко распознаваемые цифры или символы.

• Дешифратор двоично-десятичного кода — это дешифратор специального назначения, предназначенный для управления семисегментными индикаторами.

• Мультиплексор позволяет направлять цифровые данные от отдельных источников в общую линию для передачи по назначению.

• Мультиплексоры могут работать как с аналоговыми, так и с цифровыми данными.

• Мультиплексоры могут использоваться для преобразования данных, представленных параллельным кодом, в последовательный код.

• Таблица истинности для правил сложения двоичных чисел эквивалентна таблице истинности для элемента И и для элемента исключающее ИЛИ.

• Полусумматор не учитывает перенос в старший разряд.

• Полный сумматор учитывает перенос в старший разряд.

• Для сложения двух 4-разрядных чисел требуются три полных сумматора и один полусумматор.

• Таблица истинности для правил вычитания двоичных чисел эквивалентна таблице истинности для элемента И с инвертором на одном из входов и для элемента исключающее ИЛИ.

• Полувычитатель не имеет входа заема.

• Полный вычитатель имеет вход заема.

• Компаратор используется для сравнения величин двух двоичных чисел.

• На выходе компаратора появляется высокий уровень только тогда, когда два сравниваемых разряда одинаковы.

• Компаратор может также определить, какое из сравниваемых чисел больше, а какое меньше.

Глава 35. САМОПРОВЕРКА

1. Почему в логических цепях необходимы шифраторы?

2. Какой шифратор требуется для ввода данных с клавиатуры?

3. Почему в логических цепях необходимы дешифраторы?

4. Как применяются дешифраторы различных типов?

5. Кратко опишите работу цифрового мультиплексора.

6. Где могут использоваться цифровые мультиплексоры?

7. С помощью логических обозначений нарисуйте схему, содержащую полусумматор и сумматор, соединенные вместе для сложения 2-разрядных чисел.

8. Объясните, как работает сумматор, описанный в вопросе 7.